5 月 1 日消息，固态技术协会（JEDEC）昨日（4 月 30 日）发布公告，其逻辑与 DRAM 模块委员会针对 AI 与云计算日益增长的高带宽需求，官宣多项 DDR5 MRDIMM 标准进展。
注：MRDIMM 直译为多路复用秩双列直插式内存模块，是一种创新的内存模块标准架构，通过多路复用秩技术提升模块带宽。
传统 DIMM 在高带宽需求下面临信号与速率瓶颈，MRDIMM 通过组合 MDB 与 MRCD，让单个内存模块能够支持更高的数据传输速率，满足下一代企业级服务器和 AI 计算对极高内存带宽的需求。
MDB 直译是多路复用秩数据缓冲器，是一种用于 DDR5 MRDIMM 架构的关键缓冲器组件，负责管理和缓冲数据流。而 MRCD（多路复用秩寄存时钟驱动器）是 DDR5 MRDIMM 模块中负责信号寄存与时钟驱动的逻辑组件。
委员会正式发布 JESD82-552 标准，即 DDR5 MDB02 多路复用秩数据缓冲器。该标准定义了下一代数据缓冲器功能，确保模块带宽扩展时依然能够维持稳健运行，为高带宽内存设计奠定基础。
委员会还预告将推出 JESD82-542 DDR5 MRCD02 多路复用秩寄存时钟驱动器标准进一步强化 MRDIMM 模块设计中的信号完整性与时序控制，与 MDB 标准形成互补，共同提升内存稳定性。
JC-45 委员会正接近完成 MRDIMM Gen 2 模块标准。该标准致力于推进高性能内存模块设计，满足下一代计算平台对带宽与系统级效率的严苛要求，推动内存性能边界持续拓展。
委员会同时宣布，正开发目标速率达 12800 MT/s（百万次传输 / 秒）的 Gen 2 DDR5 MRDIMM 原卡设计，且底层内存接口逻辑接近定型。此外，MRDIMM Gen 3 模块标准的开发工作也已启动。
附上参考地址
JEDEC® Advances DDR5 MRDIMM Ecosystem with New Memory Interface Logic and Expanded MRDIMM Roadmap
